퀄컴은 AI 데이터센터 시장을 위한 HBC(High-Bandwidth Compute) 기술을 공개했다. 이 기술은 메모리 병목 현상을 해결하는 데 중점을 둔다. 퀄컴은 Investors Day 2026에서 HBC를 선보였다. HBC 아키텍처는 3D 스택 칩 설계에서 컴퓨트와 향상된 메모리 대역폭을 결합하는 특수 목적의 근접 메모리 솔루션을 적용했다. 퀄컴은 이를 통해 기술 분야가 겪어온 메모리 병목 현상을 해결하는 것을 목표로 한다.

현재 HBM은 AI 컴퓨트 가속기의 주요 솔루션이지만, 전력 소비 증가로 인한 높은 토큰 비용 때문에 비효율적이라는 평가를 받으며, 이는 결국 더 높은 TCO로 이어졌다. 퀄컴은 HBC(High Bandwidth Compute)를 통해 새로운 아키텍처가 토큰당 낮은 에너지 입력, 증가된 메모리 대역폭, 그리고 낮은 TCO를 제공한다고 설명했다. 이 아키텍처는 3D integration leadership, System-Level design, LPDDR Leadership, Power-efficiency expertise의 네 가지 핵심 기반 위에 구축됐다. HBC 가속기는 LPDDR 스택 아래에 위치한다. LPDDR은 더 큰 용량 때문에 메모리 선택지로 선정됐다. LPDDR 스택은 TSVs(Through-Silicon Vias)를 통해 HBC 가속기와 상호 연결된다.

1세대 HBC Gen1 솔루션은 다가오는 AI250 가속기 칩에 구현될 예정이며, 이 칩은 동일한 2D 유기 기판 위에 HBC로 강화된 LPDDR 스택을 탑재한다. 각 AI250 가속기는 카드당 133 TB/s의 대역폭을 제공하며, 이는 LPDDR5X를 사용한 AI200 대비 18배 향상된 대역폭이다. 경쟁적인 측면에서 HBC는 HBM 대비 와트당 대역폭에서 6배, SRAM 대비 와트당 용량에서 200배 증가를 제공할 것이라고 밝혔다. 퀄컴은 공급망 내 전략적 파트너들과 협력하여 AI가 현재 직면한 가장 큰 병목 현상인 메모리 용량, 메모리 대역폭, TCO를 해결할 계획이다. AI250 AI 가속기를 탑재한 1세대 HBC Gen1 솔루션은 2027년 중반까지 출시될 것으로 예상된다. 퀄컴은 또한 확장된 로드맵을 구축하고 있으며, 2028년 출시될 2세대 HBC Gen2 솔루션을 공개했다. 이 솔루션은 AI300 AI 가속기와 함께 제공되며, AI200 대비 최대 54배 향상된 유효 대역폭과 HBM 대비 와트당 대역폭에서 7배 증가를 제공할 예정이다.