대만 반도체 제조 회사(TSMC)는 일부 CoWoS 패키징 제품에서 98%의 수율을 달성했다고 회사 첨단 패키징 기술 및 서비스 담당 부사장 Ho Chun이 밝혔다. Economic Daily 보도에 따르면, Ho 부사장은 이 높은 수율이 CoWoS를 통해 패키징된 여러 AI 관련 제품에 해당하며, 5.5배 리텐티클 크기를 사용하는 기술과 관련이 있다고 설명했다.

AI 칩 제조에서 리소그래피는 가장 복잡한 단계 중 하나일 수 있지만, 전체 공정의 일부에 불과하다. 데이터 센터에 사용되는 최종 제품은 여러 컴퓨팅 칩과 메모리 칩이 결합된 최종 칩 패키지에 의존한다. 이 패키지는 일반적으로 단일 칩보다 크며, TSMC와 같은 기업은 패키지 크기를 설명하는 수치 용어를 사용한다.

TSMC의 최신 CoWoS 패키징 기술은 리소그래피 공정을 통해 제조된 단일 칩보다 5.5배 큰 최종 패키지를 만들 수 있다. 이 공정은 여러 칩을 결합해야 하므로, 칩에 비해 패키지의 면적이 넓을수록 최종 제품의 결함 발생 확률이 높아진다. 일반적인 결함으로는 언더필의 기포와 범프 정렬 불량이 있다.

TSMC 첨단 패키징 기술 및 서비스 담당 부사장 Ho Chun은 CoWoS 5.5배 공정을 통해 조립된 여러 AI 제품에서 98%에서 99%에 달하는 수율을 달성했다고 확인했다. Economic Daily에 따르면, TSMC는 패키징 역량을 계속 확장할 계획이며, 2029년까지 기술을 14배로 확장할 계획이다.

Ho 부사장은 또한 포토마스크 크기의 3배 이상으로 패키징 역량을 확장할 때 기업이 겪는 문제에 대해 논의했다. 포토마스크 크기는 단일 칩의 단위 크기를 결정하며, 위에서 설명했듯이 패키징은 이러한 칩들을 결합하는 과정을 포함한다.

Ho 부사장에 따르면, 패키지 크기가 3배를 초과하면 패키지 내부 칩의 내열성 및 기타 매개변수가 자동차 표준을 충족하거나 초과해야 한다. 그는 칩 패키지 내부 구성 요소가 패키징 후 원활한 성능을 보장하기 위해 개발 단계에서 패키지의 기계적, 열적 및 기타 요구 사항을 충족하도록 준비되어야 한다고 덧붙였다.