Intel Wildcat Lake, 비용 최적화 전략 공개

Intel Wildcat Lake "Core Series 3" CPU는 "Ultra" 시리즈의 여러 측면을 줄여 PC를 위한 비용 최적화 솔루션으로 설계됐다. 몇 달 전 Intel은 Wildcat Lake "Core Series 3" CPU를 출시했다. 이 보급형 칩은 PC 시장을 위해 설계되었으며, Panther Lake와 동일한 아키텍처를 비용 최적화된 패키지로 제공한다. Wildcat Lake는 칩 전면에서만 비용을 최적화한 것이 아니며, Intel은 Wildcat Lake 기반 제품을 미세 조정하고 Apple MacBook Neo와 같은 동급 제품의 표준을 충족하는 "Project Firefly"도 추진했다.

Wildcat Lake의 기본 원칙은 간단했다. 광범위한 PC(예: 노트북)에 가치 최적화된 프로세서를 제공하여 사람들이 가장 중요하게 생각하는 기능을 제공하고, Thunderbolt 4, Wi-Fi 7, Bluetooth 6과 같은 최신 연결성을 갖추며, 노트북을 넘어 로봇 공학, 스마트 빌딩, 터미널, 스마트 회의 플랫폼과 같은 필수 엣지 배포로 확장하는 것이다. Intel은 성능을 크게 타협하고 싶지 않았다. 그 결과 Wildcat Lake "Core Series 3" CPU는 40 플랫폼 TOPS로 최대 2.7배 빠른 AI 성능을 제공했으며, 얇고 가벼운 디자인으로 하루 종일 지속되는 배터리 수명과 최대 2.1배 빠른 생성/생산성을 제공했고, Core 100 시리즈(Raptor Lake U Refresh) 칩보다 프로세서 전력이 64% 낮았다.

Foveros 대신 MCP 적용으로 비용 절감

Wildcat Lake를 비용 효율적인 플랫폼으로 만들기 위한 첫 번째 조치는 패키징에서 시작됐다. 이를 위해 Intel은 Panther Lake "Core Ultra Series 3"에 사용된 Foveros 솔루션을 Multi-Chip Package(유기) 기판으로 교체하여 베이스 다이의 필요성을 없앴다. 이는 조립 비용 절감과 수율 손실 감소로 이어졌다. MCP 패키지는 더 적은 신호와 전력 관리 기술 덕분에 다른 이점도 제공했다. Hot Chips에서 Intel은 모놀리식 패키지를 고려했지만, 제작 중인 칩에 가장 좋은 가치를 제공하는 MCP(Multi-Chip Package)를 선택했다고 밝혔다. 공정 기술의 경우, 컴퓨트 다이에는 18A가 가장 확실한 선택이었는데, 이는 2-다이 옵션에 UCIe 가용성을 보장했으며, IO 타일에는 TSMC N6가 적합한 후보였다.

그 결과 훨씬 더 간소화된 칩이 탄생했으며, Wildcat Lake와 Panther Lake의 주요 변경 사항은 다음과 같다. NPU는 17 TOPS로 줄어들어 40 TOPS Copilot+ 요구 사항을 충족하지는 못하지만, Intel Core Ultra Series 1 칩과 동일한 기능을 제공하며, 화상 회의 효과, 의미 검색, 보안 및 시스템 상태 유틸리티와 같이 배터리 수명에 가장 큰 영향을 미치는 사용 사례를 목표로 한다. 향상된 AI 사용 사례의 경우 Intel은 "Core Ultra" 플랫폼을 권장한다. 이러한 변경으로 컴퓨트 타일(GPU+CPU)의 다이 크기가 38% 감소했다. 그러나 변경 사항은 컴퓨트 타일에만 그치지 않았으며, IO 타일도 다이 면적이 15% 감소했으며, 주류 사용자에게 필수적인 모든 것을 유지하는 더욱 정교한 IO 기능 세트를 갖췄다.

유기 MCP 패키지로의 전환은 처리할 IO가 더 적기 때문에 더 작은 풋프린트를 가져왔다. 더 작은 패키지는 보드 공간도 절약하며, 전력 공급 변경도 핵심 면적 절감에 기여했다. MCP를 적용한 Core Series 3는 35x25x1.23mm인 반면, Panther Lake 4Xe 부품은 50x25x1.5mm다. 플랫폼 측면에서 BoM의 주요 절감은 64비트 DRAM으로의 전환에서 비롯되었는데, 이는 6층 Type3 PCB(8층 대신)에 적용될 수 있다. 전력 공급은 더 나은 ICCMax 및 로드 라인을 갖춘 배터리 수명을 위한 LPAtom 레일을 추가하며, WiFi7이 통합되어 보드에 외부 모듈이 필요 없고, 통합 PD 컨트롤러(USB 리타이머 내)도 추가 비용 절감에 기여한다. 이러한 모든 비용 절감 기능은 "Project Firefly" 생태계의 필수적인 부분이다.

가장 큰 변화는 분명히 UCIe를 갖춘 MCP로의 전환이다. Intel은 Wildcat Lake가 2022년 정의 단계에 있을 때 UCIe가 출시되지 않았지만, 첫 번째 사양이 발표되었을 때 Foveros 대신 MCP(2-다이)와 함께 이를 활용하기로 결정했다고 밝혔다. 이는 다이 면적에서 큰 절감으로 이어져 Panther Lake 칩보다 비용이 절감됐다. 그러나 단점도 있었다. 베이스 다이가 사용되지 않았기 때문에 범프 피치가 36미크론(Foveros)에 비해 110미크론(UCIe)으로 더 커졌다. 더 큰 범프 피치는 더 높은 GTps와 더 큰 I/O/컨트롤러 영역을 필요로 했다. 이것이 Wildcat Lake의 UCIe를 사용한 다이-투-다이 인터페이스가 Wildcat Lake의 Foveros보다 70% 더 커진 이유다. 그러나 Intel은 이러한 면적 증가는 MCP 절감의 나머지 부분에 비해 가치가 있다고 말했다.

Intel은 UCIe 면적 증가를 해결하기 위해 앞서 언급한 최적화를 어떻게 수행했는지, 그리고 Wildcat Lake에서 UCIe를 구현하는 데 필수적인 프로토콜 변경 및 전력 최적화에 대해 설명했다. Wildcat Lake는 또한 최신 18A 칩에 대해 더 나은 다이 수율 복구를 제공하며, 이는 특히 18A와 같은 새로운 공정에서 비용에 매우 중요하다. Intel은 다양한 "Core Series 3" SKU 조합을 제공하며, 각 SKU는 CPU, GPU 및 NPU에 대해 다른 주파수 빈을 갖는다. 18A는 또한 P-Core, Xe Core 또는 NPU에 대해 컴퓨트 다이의 29% 복구를 제공한다. 그러나 LP E-Core, 디스플레이 파이프 및 I/O와 같이 배터리 수명 및 플랫폼 일관성을 유지하기 위해 선택된 일부 IP는 복구할 수 없다. 따라서 이 세 가지 요소는 모든 Wildcat Lake 칩에서 일관성을 유지해야 한다.

Wildcat Lake는 보급형 Panther Lake 디자인처럼 보일 수 있지만, 표면 아래에는 더 많은 변화가 숨어 있다. 오늘 Intel은 Wildcat Lake를 대중을 위한 큰 최적화로 만드는 다양한 변경 사항을 공개했으며, 현재 전 세계 PC 시장에 영향을 미치는 가격 인상을 상쇄하는 데 도움이 될 수 있는 이 작은 칩의 여정 동안 이루어진 중요한 변경 사항 및 설계 선택에 대해 칩 제조업체로부터 직접 배우는 것은 좋은 일이다.