스위스 취리히연방공과대학교(ETH Zurich)와 이탈리아 볼로냐대학교 공동 연구진이 발표한 논문에 따르면 차세대 6G 통신망에 AI를 본격적으로 적용하려면 기존 프로세서로는 전력 소모가 너무 크다는 문제가 드러났다. 연구진은 이 문제를 해결하기 위해 텐서풀(TensorPool)이라는 전용 프로세서를 개발했고, 면적까지 고려한 전력 효율 지표가 약 9배 향상됐다. 더 나아가 칩을 3D로 쌓아 올리는 기술을 적용하자 동작 주파수를 유지한 채 칩 면적이 약 2.3배 줄었다.



6G 기지국의 숨은 난제, 계산 능력과 전력 제한

6G 통신망은 AI를 물리 계층에 직접 통합해 전파 환경이 까다로운 상황에서도 통신 품질을 높이는 것을 목표로 한다. AI는 채널 추정, 빔포밍, 간섭 제거 같은 작업에서 기존 신호 처리 방식보다 뛰어난 성능을 보인다. 하지만 문제는 AI 모델이 요구하는 계산량이 기존 통신 처리보다 훨씬 많다는 점이다. 통신 신호는 1밀리초 안에 처리돼야 하는데, AI 모델까지 돌리려면 프로세서가 감당해야 할 계산량이 급증한다.

게다가 6G는 테라헤르츠 주파수 대역까지 확장되면서 기지국 밀도가 높아질 예정이라 디지털 신호처리 연산에 약 100W 이하의 전력 예산이 요구된다. 기존 데이터센터용 GPU는 수백와트(약 400W 이상)의 전력을 소비하기 때문에 기지국에 설치할 수 없고, 소형 다중 코어 프로세서는 전력은 적게 먹지만 AI 계산 성능이 부족하다. 연구진은 이 두 가지 문제를 동시에 해결할 새로운 프로세서 구조가 필요하다고 판단했다.

AI 통신 모델이 실제로 요구하는 계산량은

연구진이 분석한 AI 기반 통신 물리 계층 모델은 크게 두 부류로 나뉜다. 하나는 전체 수신 과정을 AI로 대체하는 모델이고, 다른 하나는 채널 추정 같은 특정 기능만 AI로 처리하는 모델이다. 채널 추정 모델은 통신 대역폭 전체가 아니라 품질이 필요한 사용자에게만 적용되기 때문에 상대적으로 계산량이 적지만, 그래도 전체 수신 모델과 비슷한 수준의 복잡도를 보인다.

연구진은 실시간 처리가 가능한 모델 중 가장 무거운 사례를 기준으로 삼았다. 1밀리초 지연 조건에서 특정 모델 기준으로 최소 6테라플롭스(TFLOPS) 수준의 AI 계산 성능이 필요하다는 결론이 나왔다. 이는 기존 테라풀(TeraPool) 프로세서 성능의 1.67배에 해당한다. 또한 분석 대상 모델 대부분이 행렬 곱셈 연산에 집중돼 있어, 이 연산을 빠르게 처리하는 전용 가속기가 효과적이라는 판단이 섰다.

256개 범용 코어와 16개 행렬 가속기의 조합

텐서풀은 256개의 RISC-V 범용 프로세서 코어와 16개의 텐서 엔진(행렬 연산 전용 가속기)을 결합한 구조다. 각 텐서 엔진은 256개의 FP16 곱셈-덧셈 유닛을 갖추고 있어 한 사이클에 256번의 곱셈-누산(FMA) 연산을 수행할 수 있다. 16개 엔진을 모두 합치면 FP16 기준 최대 8.4테라플롭스의 성능을 낸다.

문제는 이 16개의 가속기가 4메가바이트(MiB) 용량의 공유 메모리에 동시에 접근할 때 병목 현상이 생긴다는 점이었다. 연구진은 이를 해결하기 위해 메모리 요청을 버스트 방식으로 묶어 처리하고, 응답이 순서 없이 돌아와도 재정렬할 수 있는 구조를 설계했다. 이 덕분에 텐서 엔진 하나가 메모리 지연 시간에 묶이지 않고 거의 100%에 가까운 활용률을 유지할 수 있었다. 실제 시뮬레이션에서 단일 텐서 엔진은 98% 활용률을 기록했고, 16개를 동시에 돌렸을 때도 89%까지 유지됐다.

3D 칩 적층으로 면적 절반, 속도는 그대로

연구진은 텐서풀을 2D 평면 칩으로 제작한 뒤, 같은 설계를 3D로 쌓아 올렸을 때 어떤 변화가 생기는지 비교했다. 3D 설계에서는 4개의 그룹 블록을 두 개의 실리콘 다이에 나눠 배치하고, 4.5마이크로미터 간격의 하이브리드 본딩 기술로 수직 연결했다. 그 결과 칩 내부 배선 길이가 20% 단축됐고, 배선 채널이 차지하는 면적은 67% 줄어들었다.

2D 버전은 26.65mm² 면적을 차지했지만, 3D 버전은 11.47mm² 공간에 같은 기능을 담았다. 단순히 2층으로 쌓으면 면적이 절반이 되는 게 이론적 예상치인데, 실제로는 2.32배 줄어들어 예상보다 더 나은 결과가 나왔다. 동작 속도는 두 버전 모두 900MHz로 동일했다. 이는 3D 칩 적층이 단순히 부피만 줄이는 게 아니라 신호 전달 경로를 근본적으로 단축해 배선 혼잡도를 낮추기 때문이다.

전력 효율은 기존 설계 대비 9배 개선

텐서풀의 전력 소모는 4.32W로, 행렬 연산 작업 기준 초당 1.53테라플롭스의 성능을 와트당 낸다. 이는 기존 테라풀 프로세서 대비 8.8배 높은 수치다. 면적 효율까지 함께 고려한 지표인 GFLOPS/W/mm²로 환산하면 57.53으로, 테라풀보다 9.1배 향상됐다.

전력 소비 내역을 보면 텐서 엔진의 곱셈-덧셈 유닛이 전체 소비 전력의 63.7%를 차지한다. 나머지는 스트리머와 버퍼(11%), 메모리(7%), 인터커넥트(3.3%) 순이다. 일반 코어만으로 구성된 설계와 비교하면 텐서 엔진을 추가한 텐서풀이 같은 면적당 2.23배 많은 계산을 수행할 수 있다.

범용 코어와 가속기의 동시 작업도 가능

텐서풀은 AI 계산만 처리하는 게 아니라 기존 통신 신호 처리 작업도 함께 수행할 수 있다. 연구진은 고속 푸리에 변환(CFFT), 최소제곱 채널 추정, MIMO 검출 같은 기존 알고리즘을 범용 코어에서 병렬 실행했을 때 각각 0.77, 0.59, 0.66 명령어/사이클 효율을 기록했다고 보고했다. 이는 1GHz 동작 기준 0.15밀리초 이내에 처리가 끝난다는 뜻으로, 실시간 제약 조건을 충분히 만족한다.

또한 텐서 엔진, 범용 코어, DMA 엔진을 동시에 작동시켜 계산과 데이터 전송을 겹치는 실험도 진행했다. 완전 연결 레이어와 소프트맥스 활성화 함수를 처리할 때 텐서 엔진 활용률은 67%였고, 순차 실행 대비 런타임은 16% 단축됐다. 4MB 용량의 공유 메모리 덕분에 중간 데이터를 외부 메모리로 보내지 않고도 복잡한 연산을 처리할 수 있었다.

FAQ( ※ 이 FAQ는 본지가 리포트를 참고해 자체 작성한 내용입니다.)

Q. 텐서풀이 기존 프로세서보다 전력을 적게 쓰는 이유는 무엇인가요?

A. 텐서풀은 AI 통신 모델에서 가장 많이 사용되는 행렬 곱셈 연산을 전용 가속기로 처리하도록 설계돼 있습니다. 범용 프로세서는 다양한 작업을 처리할 수 있지만 특정 연산에서는 비효율적인 반면, 텐서풀의 텐서 엔진은 행렬 연산에만 집중해 같은 전력으로 훨씬 많은 계산을 수행합니다.

Q. 3D 칩 적층 기술은 어떤 장점이 있나요?

A. 칩을 평면이 아닌 수직으로 쌓으면 블록 간 신호 전달 거리가 짧아집니다. 텐서풀의 경우 3D 설계로 배선 길이가 20% 줄어들고 배선 공간이 67% 감소했습니다. 그 결과 같은 성능을 내면서도 칩 크기를 절반 이하로 줄일 수 있었고, 이는 제조 비용 절감과 전력 효율 향상으로 이어집니다.

Q. 텐서풀은 실제 6G 기지국에 바로 적용할 수 있나요?

A. 텐서풀은 6G 기지국의 전력 제약(100W 이하)과 실시간 처리 요구(1밀리초 이내)를 모두 만족하도록 설계됐습니다. 현재는 프로토타입 단계이지만, 연구진이 제시한 성능 지표는 실제 AI 기반 통신 모델을 실시간으로 처리할 수 있는 수준입니다. 상용화까지는 추가 검증과 양산 준비가 필요합니다.

기사에 인용된 리포트 원문은 arXiv에서 확인할 수 있다.

리포트명: TensorPool: A 3D-Stacked 8.4TFLOPS/4.3W Many-Core Domain-Specific Processor for AI-Native Radio Access Networks

이미지 출처: AI 생성 콘텐츠

해당 기사는 챗GPT와 클로드를 활용해 작성되었습니다.