[IT동아 남시현 기자] AMD는 현지시간으로 지난 11월 5일부터 6일 양일간 미국 네바다 주 라스베이거스에서 ‘AMD IN DEPTH’를 개최하고 AMD 젠6·젠6C 아키텍처의 세부적인 기술 정보와 이를 기반으로 하는 AMD 에픽(EPYC) CPU, 코드명 베니스의 전체 정보를 소개했다. 해당 세션은 6일 기조연설에 앞서 AMD 젠6 아키텍처 및 젠6C 아키텍처의 세부적인 기술 설명, 그리고 SoC 단위의 사양 전반을 소개하기 위해 진행됐다.

AMD 에픽 CPU는 데이터센터를 위한 엔터프라이즈 프로세서다. 6세대 코드명 ‘베니스’는 AMD의 새로운 6세대 설계인 젠6 아키텍처가 적용되며 최대 256코어 512스레드를 갖춰 최근 AI 시장의 핵심 연산인 에이전틱 AI 처리에 최적화되어 있다. 이번에 공개된 젠6C 아키텍처는 젠6 아키텍처와 설계는 공유하면서 높은 코어 집적도와 다중 작업 처리량에 초점을 맞춘 설계다. AMD는 젠6와 젠6C 아키텍처가 서로 다른 작업환경에 대응하도록 설계했다.

우선 젠6 아키텍처는 동작 속도가 최대 5.3GHz로 빠르며 지연시간이 낮다. CCD(코어 컴플랙스 다이, 코어가 밀집된 반도체 칩)당 코어 수는 12개로 CCD당 공유 L3 캐시는 48MB, 코어당 환산 시 4MB다. 반면 젠6C는 CCD당 코어 수가 32개로 훨씬 많으며 이에 따른 CCD당 총 L3 캐시는 128MB다. 대신 동작 속도는 4.1GHz로 젠 6 대비 조금 더 낮췄다.

젠6가 높은 동작 속도와 개별 작업의 응답 성능에 초점을 맞췄다면, 젠6C는 상대적으로 낮은 동작 속도에서 더 많은 코어를 집적해 동시 처리량과 전력 효율을 높이는 방향이다. 따라서 젠6 아키텍처 기반 에픽은 고성능 컴퓨팅, GPU 호스트, 응답 지연에 민감한 고성능 작업에 대응하고 젠6C 아키텍처는 다중 작업이 많은 클라우드, 에이전틱AI 용도에 대응한다.

전작인 젠5와 비교했을 때 가장 큰 차이점은 AVX-512 FP16 명령어 지원, 비트 행렬 곱셈 명령어(BMM·Bit Matrix Multiply) 지원이다. 8비트 정수(INT8) 기반 연산을 처리하는 벡터 내적 연산 명령어 기술인 VNNI-INT8 파이프라인도 2개에서 4개로 늘어나며 병렬 연산 효율이 높아졌다. 부동소수점(FP) 연산용 데이터 로드 대역폭도 기존에는 사이즈를 불문하고 사이클당 2개만 다룰 수 있었으나 젠6부터 사이클당 512비트 로드 2개 또는 256비트 로드 4개로 처리 가능한 로드량이 늘었다. 대역폭 자체가 두 배로 늘어난 것은 아니지만 부동소수점을 256비트로 처리할 때 효율이 좋아졌다.

또한 데이터 처리를 조율하는 스케줄러도 기존에는 통합 구조였으나 젠6부터는 연산 장치별 특성과 처리 수요에 맞춰 스케줄러를 분산하는 방향으로 변경됐다. 이에 따라 96개의 스케줄러 엔트리가 정수연산 및 주소 생성연산을 같이 진행하고, 48개는 정수연산을 위해 별도로 활용된다. 공유 자원과 전용 자원이 분리됨에 따라 더 많은 명령어를 효율적으로 처리한다. CPU의 작업 병목의 원인 중 하나인 비순차 실행 중 명령어를 추적하고, 결과를 프로그램 순서대로 확정하는 리오더 버퍼(ROB)는 직전 세대의 448개에서 640개로 더 늘렸다. 덕분에 복잡한 작업 시 실행 자원의 가용률을 더 높이고, 메모리 접근 지연 시 다른 연산을 수행하도록 작업한다.

AMD는 구조적 개선에 따라 CPU의 사이클 당 명령어 처리 수(IPC)가 약 20~31%까지 오른다고 설명했다. 젠5 아키텍처 및 젠6C 아키텍처 기반의 16코어 CPU를 동일 동작속도로 맞췄을 때 엔터프라이즈 및 클라우드 서버에서의 IPC는 20%까지 상승했다. AI 워크로드의 IPC는 기하평균 기준 31%, 종합 IPC는 27% 상승했다. 다만 전 세대는 2개의 CCD로 16코어를 맞춘 구성이라 이에 따른 입력 지연 차이가 있으니 실제 192코어 이상 작업 환경에서의 결과는 다를 것으로 예상된다.

마헤쉬 수브라모니(Mahesh Subramony) AMD 서버 아키텍처 담당이 베니스의 시스템 온 칩(SoC) 설계를 설명했다. 에픽 베니스는 최대 8개의 CCD와 2개의 I/O 다이로 구성된다. I/O다이는 메모리 컨트롤러, 인피니티 패브릭, 보안 및 전력 관리 기능 등이 포함된다. 여기서 주어진 핵심 과제는 최대 256개 코어에 필요한 데이터를 공급하면서 각 칩렛 사이의 데이터 전송 전력과 지연 시간을 줄이는 것이다.

이를 위해 기존보다 짧은 거리에서 데이터를 전달하는 EFB(Elevated Fanout Bridge) 패키징을 적용했다. EFB는 AMD의 독자적인 2.5D 고급 패키징 기술로 여러 칩렛을 고밀도로 연결하는 기술이다. 또한 AMD 5세대 인피니티 패브릭과 함께 트래픽 분배, 대역폭 관리 및 제한 기능 등도 복합적으로 강화했다.

메모리 대역폭은 최대 성능 모델인 SP7과 범용 제품인 SP8이 각각 다르다. 열설계전력은 SP7이 600W, SP8은 400W로 체급이 다르다. CPU 코어 역시 각각 256개 및 128개로 두 배가량 차이나며, 이에 따라 메모리 채널도 각각 16채널 및 8채널로 다르다. 대신 메모리 속도는 DDR5 RDIMM 8000MT/s를 동일하게 지원하며, 최대 메모리 대역폭만 각각 초당 1.6TB 및 819GB로 다르다. 반면 장치 연결성과 관련된 PCIe 소켓은 SP7이 최대 128레인, SP8은 192레인으로 소폭 높다. 따라서 SP7과 SP8은 단순히 상위, 하위 제품군으로 비교할 것이 아니라 각각 HPC, 다중 노드 환경에 대응하는 것임을 알 수 있다.

저전력 서버용 CPU 제품군인 코드명 베라노(Verano) CPU 제품도 소개됐다. 베라노는 LPDDR5X 메모리를 활용해 저전력, 고밀도 메모리 환경에 적합한 컴퓨팅 환경을 위한 CPU다. 베라노는 최대 500W 열설계전력과 6개의 CCD로 구성된다. 젠6 아키텍처 구성 시 최대 72코어, 젠6C 아키텍처 사양은 192코어 구성이며 메모리는 최대 24채널 LPDDR5X이며 SOCAMM2 모듈도 장착할 수 있다.

인터럽트·예외 처리 시 커널 진입과 복귀를 개선하는 FRED, 가상머신의 변경된 메모리 페이지를 기록하는 PML, 커널 모드에서 별도의 서비스 클래스와 자원 모니터링 식별자를 적용하는 PLZA 등 시스템 소프트웨어·가상화·자원 관리 기능도 추가됐다.

AMD는 성능, 와트당 성능, 코어당 성능, 그리고 총 소유 비용에 맞춰 최적화된 CPU를 선택하라고 제안한다. 예를 들어 대규모로 AI 에이전트를 호출하는 환경은 400W 수준의 256코어 제품군을 제안한다. AI 에이전트의 각 성능을 높이기보다는 제한된 전력에 가능한 많은 코어를 제공해 높은 밀도로 효율화하는 것이다. 반면 클라우드 환경에서는 모든 코어가 최대 부하로 동작하지 않고, 가상 머신이 많거나 적은 수의 코어만 활용하기도 하므로 600W 수준의 256코어 제품을 활용하는 것을 추천한다. 젠6C의 경우 주파수가 전작의 3.7GHz에서 4.1GHz로 상승했는데 이에 따라 부하가 줄어들면 코어당 성능도 조금 더 확보할 수 있다.

HPC 및 헤드 노드, 데스크톱 수준에서는 500W급 96코어 제품을 제안한다. 이 조건에서는 애플리케이션들이 매니코어를 모두 다 활용하지 않고, 최대 설계 주파수는 5.3GHz로 높게 설정돼 있다. 따라서 활성 코어의 개별 성능은 더 높여 작업 효율을 확보하는 방안이다.

AMD, 2027년까지 SP8·베니스-X·베라노 순차 출시

AMD 젠6 및 젠6C 아키텍처 기반의 에픽 CPU 베니스는 11월 10일을 기준으로 플랫폼에서 판매가 시작됐고, 베니스 SP8은 내년 1분기 중 판매가 시작된다. AMD 3D V-캐시를 탑재한 베니스-X와 저전력 환경을 위한 베라노는 내년 2분기로 판매 계획이 잡혀있다.

AMD의 다음 아키텍처인 젠7 및 젠7C 아키텍처는 후내년인 2028년 중 공개되며, 그 다음 세대인 젠8은 2030년을 목표로 하고 개발이 진행 중이다. AMD는 젠7에 맞춰 헬리온 2세대, 젠8에 맞춰 헬리온 3세대를 시장에 출시한다는 계획이다. AMD는 전통적인 경쟁사인 인텔 이외에도 Arm, 엔비디아와도 서버 시장에서 경쟁을 시작했다. 비교적 라인업이 튼튼한 만큼 시장 점유율 자체는 앞으로도 안정적으로 확보해내갈 것으로 생각된다.

IT동아 남시현 기자 (sh@itdonga.com)